【強化IC開發競爭力 國研院推智慧電子研發平台】
<P align=center><STRONG><FONT size=5>【<FONT color=red>強化IC開發競爭力 國研院推智慧電子研發平台</FONT>】</FONT></STRONG></P><P> </P>
<P><STRONG><SPAN>更新日期:<Q><SPAN class=t_tag href="tag.php?name=2011">2011</SPAN>/03/29 11:35</Q></SPAN> 韓啟賢 </STRONG></P>
<P><STRONG></STRONG> </P>
<P><STRONG>為了協助廠商加速開發醫療、車用和3C電子產品，並節省成本，國家實驗研究院開發完成了「MorPACK智慧電子系統研發平台」。</STRONG></P>
<P><STRONG></STRONG> </P>
<P><STRONG>國研院今天(29日)指出，這個藉由模組化和應用堆積木概念的平台，約可替每個電子IC產品開發案節省3到6個月的開發時程，以及新台幣150萬元的成本，讓台灣IC產業的開發更具競爭力。</STRONG></P>
<P><BR><STRONG>國研院指出，IC產業是台灣的重要產業，不僅IC設計業、DRAM產業市場佔有率居全球第二；晶圓代工業、IC封裝業、IC測試佔有率更是全球第一，去年總產值已達新台幣1兆7千多億元。</STRONG></P>
<P><STRONG></STRONG> </P>
<P><STRONG>同時，隨著人口高齡化、地球暖化和生活智慧化等發展趨勢，促使醫療電子、綠能電子、車用電子、以及通訊、電腦、消費電子等3C應用產品蘊含無限商機，被視為台灣IC產業未來發展的新動能。</STRONG></P>
<P><BR><STRONG>有鑑於此，國研院晶片系統設計中心運用共用與重覆使用的堆積木概念，掌握晶粒級模組化、三維模組堆疊等關鍵技術，開發完成「MorPACK智慧電子系統研發平台」。</STRONG></P>
<P><STRONG></STRONG> </P>
<P><STRONG>國研院表示，這個平台具有時程快與成本低等優勢，相較於現有的研發平台，平均每個開發案可縮短3到6個月的開發時程，節省約150萬元的開發成本。</STRONG></P>
<P><BR><STRONG>國研院國家晶片系統設計中心設計服務組組長黃俊銘說：『(原音)所以從零件到設計，這一般大概6到9個月(開發時程)跑不掉。(這個智慧平台)是把每個部分都做好，必要時再把它疊在一起，就像堆積木一樣，積木都是現成的，所以就把它堆在一起，2、3個月就可以把它做好；這個彈性很大，各式各樣的不同應用就是重新組合。』</STRONG></P>
<P><BR><STRONG>國研院還說，目前台灣已有6所大學的7個研發團隊使用這個平台，完成多項研發成果。</STRONG></P>
<P><STRONG></STRONG> </P>
<P><STRONG>相信透過這個平台，將可使更多智慧電子的創新研究迅速落實，讓台灣的IC設計產業可以再次躍升。</STRONG></P>
<P> </P>
<P> </P>
<P>引用：<A href="http://tw.news.yahoo.com/article/url/d/a/110329/58/2ovqj.html"><FONT color=#0000ff><SPAN class=t_tag href="tag.php?name=http">http</SPAN>://tw.news.yahoo.com/<SPAN class=t_tag href="tag.php?name=article">article</SPAN>/url/d/a/<SPAN class=t_tag href="tag.php?name=110">110</SPAN>329/58/2ovqj.html</FONT></A></P>
頁:
[1]