豐碩 發表於 2012-11-4 23:14:45

【位準敏感掃瞄設計】

<P align=center><STRONG><FONT size=5>【<FONT color=red>位準敏感掃瞄設計</FONT>】</FONT></STRONG></P>&nbsp;<P><STRONG>英語翻譯:levelsensitivescandesign</STRONG></P>
<P><STRONG></STRONG>&nbsp;</P>
<P><STRONG>【辭書名稱】資訊與通信術語辭典</STRONG></P>
<P><STRONG></STRONG>&nbsp;</P>
<P><STRONG>一種集合位準敏感設計及掃瞄設計優點,用以增強對大型積體電路製造成品測試的技術。</STRONG></P>
<P><STRONG></STRONG>&nbsp;</P>
<P><STRONG>可使包含時序電路的邏輯網路測試,簡化為類似組合邏輯網路的測試。</STRONG></P>
<P><STRONG></STRONG>&nbsp;</P>
<P><STRONG></STRONG>&nbsp;</P>轉自:http://edic.nict.gov.tw/cgi-bin/tudic/gsweb.cgi?o=ddictionary
頁: [1]
查看完整版本: 【位準敏感掃瞄設計】