【閘位準邏輯模擬】
<P align=center><STRONG><FONT size=5>【<FONT color=red>閘位準邏輯模擬</FONT>】</FONT></STRONG></P> <P><STRONG>英語翻譯：gatelevellogicsimulation</STRONG></P><P><STRONG></STRONG> </P>
<P><STRONG>【辭書名稱】資訊與通信術語辭典</STRONG></P>
<P><STRONG></STRONG> </P>
<P><STRONG>利用計算機驗證設計中的數位系統的邏輯正確性的一種方法。</STRONG></P>
<P><STRONG></STRONG> </P>
<P><STRONG>模擬的輸入是邏輯圖和檢驗碼等,模擬的結果輸出是檢驗碼在邏輯圖中某些檢測點上所形成的波狀圖。</STRONG></P>
<P><STRONG></STRONG> </P>
<P><STRONG>對輸出結果進行分析可確定邏輯是否正確。</STRONG></P>
<P><STRONG></STRONG> </P>
<P><STRONG></STRONG> </P>轉自:http://edic.nict.gov.tw/cgi-bin/tudic/gsweb.cgi?o=ddictionary
頁:
[1]